| | | [文章导读] | | | 经过漫长一个月的等待后，ATi在5月4日正式推出了他们的新一代图形芯片R420。 | |
| | [文章信息] | | | 作者: | 姑苏飘雪 | | 时间: | 2004-05-09 | | 出处: | 天极Myhard | | 责编: | 寒冬 | |
| |
| | | |
|
|
|
|
|
|
而且，ATI宣称关闭像素管线并不会影响HYPER Z HD功能的工作。换句话说，RADEON 9800 SE性能过份下降的缺点不再在X800 SE中出现：当关闭一半像素管线和停用HYPER Z功能后，性能严重下降。
R420的像素着色引擎在执行浮点颜色精度方面仍然与其前辈一样：R420虽然支持16bit、32bit浮点颜色精度和提供128bit色彩，但受RAMDAC容量的限制，R420每个色彩通道实际上只有24-bit：即执行时仅仅采用24bit浮点格式，只不过在写入帧缓存时96-bit会被扩充至128-bit。
与此前R3XX架构相比，R420的标量和矢量算术ALUs单元增加了一倍，因此R420的像素着色引擎的性能将会有很大提高。此前R3XX架构只拥有一个标量ALU、一个矢量标量和一个纹理寻址单元，在每个周期只能执行三次指令。RADEON X800的标量和矢量运算ALUs单元数量是R3XX的两倍，每个时钟周期则可以执行5个指令。
除此之外，与此前的R3XX架构相比，R420的像素着色引擎现在还可以处理许多更长shaders的指令：R420的最大标量和矢量算术指令数从R3XX的64增加到51，纹理指令数则从32个增加到512个。总而言之，最大的Pixel shader指令数则从120增加到了1536。大幅度增加最大shader指令数可以让R420渲染更复杂、更消耗pixel shader资源的场景。
此外，对于复杂shader运算，如果GPU不能在单流程中完全处理，那么RADEON X800图形处理器将分成几个stage来执行：shader指令将被划分指令执行时将被切成若干条简单指令来运作(这样可以减少每个时钟周期的工作量，即低能指令效应)，然后逐个进行处理，并且每段指令执行结果将暂时储存在一个被称为Fragment Stream FIFO 缓存的一个特殊缓存里。它就是F-Buffer，最早出现在RADEON 9800/9800 PRO中。
|
|
|
|
|
|
