| | | [文章导读] | | | 目前，摩尔定律已经到了不惑之年，甚至比英特尔的年龄还要大6岁。 | |
| | [文章信息] | | | 作者: | 八戒 | | 时间: | 2005-05-22 | | 出处: | 天极网 | | 责编: | 寒冬 | |
| |
| | | |
|
|
|
|
|
|
面对这个挑战，Intel积极致力于传统与非传统的技术，以打破对下一代运算突破所可能造成的阻碍。这其中包括了在材料、设计，以及封装上新颖且另人兴奋的技术。例如，在制程中，Intel希望通过应变硅(strained silicon)技术来克服电泄漏的问题，同时也探索晶体管的新结构(例如三门晶体管)与特殊的介电材质(例如被称做Hi-K材质的介电体)。Intel的其它创新，还包括了多核心处理器、超线程技术、执行指令追踪缓存 (execution trace cache)，以及增强型Intel SpeedStep 技术等，以应付架构上的挑战，并且在同时大大地提升了Intel平台的性能。
Intel相信要持续达成摩尔定律曲线的方法，在于解决从硅晶乃至于系统中各个层级的电力挑战。这必须结合封装技术、新的晶体管设计、改良后的新式印刷等划时代的科技，才能组成来年革新的完整解决方案。同时Intel对于新制程技术的发展蓝图，是一项为追求摩尔技术的未来实现的长程愿景。这计划解决了影响电力方程式的各项变因与生产问题。它包括了传统的CMOS制程，一直到非传统材质的研究，例如纳米碳管以及纳米碳线等等。
纳米碳管
例如在两年前，Intel使用了应变硅技术，开发并部署了50nm制程技术的第一次量产，可在不减低现行性能的情况下以缩短电泄漏。接着Intel也准备好朝向65nm制程前进，通过改善过的第二代应变硅技术，晶体管的门长只有35nm—比人类红血球细胞的直径还要细小，可放入100个逻辑门。而在这之后呢？Intel已准备朝45nm、32nm，以及22nm制程的方向研究。
Intel最新的创新以及划时代的研究领域包括了：
·封装技术
包括了消除封装与芯片之间的锡突，因而可降低基板与核心芯片层级的厚度，并可做为将来的设备体积缩减的基础。
·晶体管设计
包括了新颖的三门晶体管，可降低电泄漏，并可减少行动设备上的电源损耗。
·新的介电材质
例如High-K，可较二氧化硅降低超过100个因子的电泄漏。
·超短紫外光(Extreme ultra-violet (EUV) lithography)
可使用13.5nm的波长，预期可用于小于10nm的印刷功能上。
·硅光学组件(Silicon photonics)
包含了世界第一个连续光波的硅组件雷射，可用来解决双光子吸收(two photon absorption)等之前无法克服的问题。
摩尔定律在新材料、新结构的支撑下似乎又走过了一关。但摩托罗拉先进产品研究与开发实验室主任Joe Mogab称，大家能否在量产过程中解决好高介电率材料的迁移率和保持门限电压问题，还要等到实际投产后才知道。而三门晶体管在量产上的难度，也还是未知数。
2、晶体管基本大小的限制
除了以上两个问题外，摩尔定律目前还需要面临另一个难题：晶体管基本大小的限制。如果晶体管仍然持续不断地变小，他们将于2010年变到一个原子那么大。任何纳米管和传统工艺都对这种情况没有办法。当然摩尔于90年代提出了一个限制：认为摩尔定律到2017年将会失效。
事实上，英特尔已经借助超短紫外光微影(extreme ultra-violet lithography，又称为“EUV”)取得了电路密度倍增的另一项突破。今日大多数先进微影技术都受限于可见光的波长，也就是400—650nm。相对而言，EUV微影则使用13.5nm的波长，因此可做出10nm以下的印刷功能(相较下，Intel现行量产技术为50nm)。这空间上的微缩，可让Intel持续达成摩尔定律的预测目标。
当然，若要让EUV(以及其它先进技术)成为可行的制造技术，还有一些有趣的挑战有待克服。例如，EUV光线会被玻璃吸收，因此诸如镜头、镜子材质等即必须使用替代品。另外，由于EUV光线无法穿越玻璃光罩，因此必须使用反射光罩以便在局部区域反射光线，并在其它区域吸收光线，以便将电路有效地传送到晶圆上。
Intel的研究人员与工程师已做好解决这些问题的准备，并为硅晶工业带来划时代的先进科技。但是，如果要实现Intel承诺的预言—在2010年能够在显微镜底下把这么一个晶体管装到包含着数十亿个晶体管的处理器上，他们还有很长的一段路要走。
|
|
|
|
|
|
