| | | [文章导读] | | | 目前，摩尔定律已经到了不惑之年，甚至比英特尔的年龄还要大6岁。 | |
| | [文章信息] | | | 作者: | 八戒 | | 时间: | 2005-05-22 | | 出处: | 天极网 | | 责编: | 寒冬 | |
| |
| | | |
|
|
|
|
|
|
|
当然，在这64块芯片中，仍然有4块属于有缺陷、被报废的芯片，但是最终的废品率却从25%下降到原来的1/4还多，良品率从原来的75%提升到了94%！当然如果能制造更小尺寸的芯片(蚀刻尺寸更小)，在某种程度之上我们将能在限制硅晶元的浪费数量。但是，这种方案的缺点是增加了芯片的封装费用，由于芯片数增加到4个，用于封装芯片以及制作连接芯片用的电路板的费用也随之增加。经过估算，采用4芯片设计虽然大大减小了废品率，但其最终费用仍然与高废品率的单芯片设计不相上下。
这样，为了降低成本，我们就必须全盘考虑单芯片设计和多芯片设计的各种优缺点。然后在其间找出一个最优化的平衡点，找出对我们最有利的方案。为此，我们绘制了下面的图表：
图中左边的蓝色条代表废品率，蓝色条越高，代表废品率越高；右边的红色条代表封装费用，红色条越高代表封装费用越高。最终，经过最优化计算，我们得出最佳结果是采用2芯片设计，36个芯片/晶元，芯片集成度为5333个微晶体管/芯片。
我们通过将处理器中的10000个晶体管一分为二：分成两个5000个晶体管的芯片，这样一块晶圆就可以生产出36块芯片。
虽然在这里仍有4块芯片存在着缺陷，但在这36块芯片中良率达到了89%。虽然没有达96%，但这种双芯片设计架构仍是比较值得称道的。 因此，产能与封装成本相抵，仍可以达到较低的总成本率。上图横坐标是芯片集成度(每个芯片的微晶体管数目)，纵坐标是与之相应的封装、废品折算等总费用，曲线的最低点是我们最终采用的。回到我们的主题—摩尔定律，你就会发现摩尔先生和我们的观点是如此相似。
现在根据上面的例子理解一下摩尔定律：“使换算后每个晶体管制造成本达到最低的集成电路芯片所含的晶体管个数每年倍增。”你就会对摩尔定律的本意有更深一层的理解了。实际上，各大CPU厂家，为了保持竞争力，就必须综合考虑成本、性能，在设计CPU，建立制造厂前，也和我们刚才一样需要考虑各种因素绘出成本曲线，计算出最适合自己的方案，而上面的曲线图正是摩尔先生综合考虑各厂家的实际情况所得出的结果。好，我们下面来总结一下影响成本曲线形状的几个因素：
·芯片每平方英寸能集成晶体管的最大数量
·晶元的尺寸
·晶元上的坏点密度(每平方英寸坏点数目)
·多芯片封装费用
|
|
|
|
|
|
