四、CPU未来微结构简介
微电脑处理器芯片业走过了30多年的路程，基本上都是按照著名的“摩尔定律”在发展。但随着芯片集成度越来越高、工作频率和计算速度越来越快，芯片的功耗、封装、蚀刻等问题越来越难以处理。如果按照传统技术继续发展芯片业，摩尔定律势必走向终结。为使“摩尔定律”能延续，面对新的形势，世界主要芯片厂商纷纷制定长远发展计划，研究新的策略和技术手段，以保持发展势头。
其中主要有光连接技术、碳纳米管技术、“双门”、“三门”技术、超微晶体管技术以及3D芯片技术等。此外，性能更优越的拉伸硅和金属镍等新材料也将取代传统的硅。同时新型微处理器体系结构也浮出了水面，这些都为“摩尔定律”的延续打下了基础。
为进一步提升处理器性能，目前还有很多处理器的微结构被提出，其中一些技术已经被目前的产品所采用，而另一些技术还在开发或完善之中。
多路超标量结构，采用16/32路超标量结构，其关键特性是处理器设置了2000多条指令的超大指令窗口，以便从中选择足够多的不相关指令来实现动态调度。
超推测和Trace结构，采用超推测结构的处理器可以消除指令串行化的约束，使得程序性能突破数据相关的限制。而所谓“Trace”结构是从任何点开始的动态指令流的一个指令序列，它可以覆盖几个基本块。
单芯片多处理器结构(CMP)，随着制造工艺发展，芯片容量足够大时，就可以将大规模并行处理机结构中的SMP(对称多处理机)或DSM(分布共享处理机)节点集成到同一芯片内，各个处理器并行执行不同的线程或进程。与之对应的还有同时多线程结构(SMT)。
PIM结构，为解决处理器速度和DRAM访问延迟差距不断增大的问题，将一个或多个处理器与大容量、高带宽的片上DRAM存储体集成在一起，从而大大缩短了访存延迟，提高了数据带宽。此外还有可重构多处理器结构，将大量的可重配置的处理单元集成在同一芯片内，根据应用的不同，对处理器阵列进行重新配置，以达到更高的性能。
未来十多年，总体来看，新结构、新工艺和新材料的采用将使单个芯片上可集成的晶体管数达到10亿个以上，而芯片的制作工艺水平小于30纳米，时频达到10GHz以上，单片性能可达到每秒万亿次以上。此外生物芯片、全息光学芯片等更新的技术也将在未来十年得到实质性的发展。
五、主要厂商的微处理器发展计划
随着64位处理器时代的来临，Intel特别制定了IA64处理器的发展蓝图，将采用多种方法提升其高端处理器“安腾”的性能，这些方法包括提高时钟频率、加入额外的处理内核、改善总体架构效率，以及提升L1、L2、L3高速缓存容量和速度等。今年，Intel将发售带有9MB L3 Cache代号Madison 9M的处理器，主频为1.5GHz。
2005年后，Montecito将可能使用65nm技术制造，采用双内核，也就是带有巨大的18MB L3 Cache。到2007年，Intel将推出全新的代号为“Tanglewood”的处理器，这是一种集成了16个内核的超级CPU，它将带有海量的缓存和更高的主频，而功耗不会高于目前的安腾2芯片，这将使服务器设计无需采用水冷等特殊散热措施。
当然Intel对IA32结构处理器的研发力度也不会缩减，未来产品将全面采用超线程和多核心技术，新的微结构逐步运用到普通桌面产品上；高速缓存容量和时钟频率将不断攀升。而另一个发展方向是为移动计算开发出，性能适中，但体积更小、更加省电的移动处理器。
Sun公司在去年公布了“吞吐量计算”计划，来作为Sun下一代UltraSPARC处理器的基底策略，目标是建立能够为网络运算负荷提供最大执行能力的处理器，它在处理器的设计上采用崭新的方法，在显著提升实际应用效能的同时协助降低网络运算的成本和复杂性，预期到2006年，系统性能可望在现在基础上提高30倍。
而IBM将在在新款Power4采用CMP技术(一个硅片上集成两个64位超标量微处理器核心)的基础上，进一步采用“Multi-chip Module(MCM)”封装方式，将4个Power4组合成一个较大的封装，类似一个8个CPU的SMP系统。随后IBM将推出Power5芯片。
Power5除采用更新的制造工艺外，还具有SMT能力。这样，Power5将同时采用CMP和SMT，可以在单颗CPU上，获得最多16个处理器的运算能力。当然AMD、VIA、Transmeta等处理器厂商也有各自宏大的发展计划，这里就不一一叙述了。
【重要声明】：天极myhard网站刊载此文仅为提供更多信息的目的，并不代表天极Myhard同意文章的说法或描述，也不构成任何建议。对本文有任何异议，请联络hardware@chinabyte.com
|
|
